題組內容

四、下面電路圖所示之邏輯閘（gate）分別為 OR（OR gate）、AND（AND gate） 、XOR （exclusive OR gate）、phpgv3MeV gate（NOT_AND, NOT_OR 或 NOT_XOR）。 phpUl5Ddi

試問：

⑴請寫出所有能使電路圖(a)之輸出為 1（D=1）之輸入組合（A=？、B=？、C=？）。 （10 分）

詳解 (共 2 筆)

白龍@菜鳥公務員(107/10/29)
白龍@菜鳥公務員(107/10/29)
詳解 #3083054
2018/11/23
輸入有A、B、C故所有情況為共有8種A:...
(共 93 字，隱藏中）
前往觀看
Nan
Nan
詳解 #3661622
2019/11/10
樓上請確認一下, 我把所有組合列出來, ...
(共 114 字，隱藏中）
前往觀看