阿摩線上測驗
登入
首頁
>
電路學
>
99年 - 99 高等考試_二級_電子工程:高等電子電路學(包括類比與數位)#27564
> 申論題
題組內容
二、圖二為接面場效電晶體(JFET)構成的共源極放大器。
⑷若電晶體中 C
gd
= 3 pF、C
gs
= 5 pF,導出輸入 RC 電路並求其對應之高 3 dB 頻率。 (5 分)
相關申論題
⑸導出輸出 RC 電路並求其對應之高 3 dB 頻率。(5 分)
#49811
⑴若要確保任一電晶體操作於截止區,其最高可容許的輸入電壓 VIL為何?(3 分)
#49812
⑵若要確保電晶體 Q1進入飽和區,VIN1最低的輸入電壓為何?(4 分)
#49813
⑶若已知電晶體 Q2 操作於飽和區,使 Q1 進入飽和區的最低的輸入電壓 VIN1 為何? 綜合上列結果,此邏輯閘的 VIH為何?(5 分)
#49814
⑷此邏輯閘的功能為何?請以真值表說明。 (5 分)
#49815
⑸若此邏輯閘的輸出可接到多個同型邏輯閘, 若可允許的雜訊為 1 V 時,則最大的扇出 (fanout)數為何?(5 分)
#49816
⑴請說明為何放大器要求高輸入阻抗、低輸出阻抗。(4 分)
#49817
⑵一般而言,負回授電路可增大輸入阻抗。試導出圖四(a)之非反相式負回授(noninverting negative feedback)運算放大器電路的輸入阻抗。(6 分)
#49818
⑶圖四(b)為方波振盪器(square-wave generator)。若 R1 = R3 = 10 kΩ、R2 = 20 kΩ、 C = 0.01 μF、運算放大器之最高及最低輸出電壓為±15 V;試繪出 Vout及 VC之波 形,並求出此振盪器之振盪頻率。(10 分)
#49819
⑴當 VD為 5 V 時,nMOS 電晶體的操作區域為何?求輸出電 壓 VS。(6 分)
#49820
相關試卷
115年 - 115 身心障礙特種考試_三等_電子工程:電路學#138936
115年 · #138936
114年 - 114 地方政府公務特種考試_三等_電力工程、電子工程、電信工程:電路學#134770
114年 · #134770
114年 - 114 專技高考_電機工程技師:電路學#133707
114年 · #133707
114年 - 114 專技高考_電子工程技師:電路學#133700
114年 · #133700
114年 - 114 公務升官等考試_薦任_電力工程、電子工程、電信工程:電路學#133241
114年 · #133241
114年 - 114 高等考試_三級_電力工程、電子工程、電信工程:電路學#128784
114年 · #128784
113年 - 113-2 國營臺灣鐵路股份有限公司_從業人員甄試_第8階-助理工程師-電機:電路學#137142
113年 · #137142
113年 - 113 地方政府公務特種考試_三等_電力工程、電子工程:電路學#124508
113年 · #124508
113年 - 113 專技高考_電機工程技師:電路學#123962
113年 · #123962
113年 - 113 專技高考_電子工程技師:電路學#123933
113年 · #123933